Cerebras's Next Generation CS-4: Fast Just Got Faster

Cerebras CS-4 架構：同晶圓主頻倍增與 43 PB/s SRAM 頻寬提升互動性

—Cerebras 發表第四代系統 CS-4，採用與上一代相同的 5nm WSE-3 晶圓，透過大幅增強供電與散熱設計使主頻倍增，將每晶圓記憶體頻寬推升至 43 PB/s，離晶片 I/O 頻寬同步升至 2.4 Tb/s。
—雖然晶圓 SRAM 容量維持 44GB 不變，但每用戶推論速度倍增至接近 4,000 tok/s/user，且製造與組裝簡化使 TCO 與前代持平，大幅提升客戶的 Token 收益與投資報酬率。

$NVDA 中期

GPU 架構如 $NVDA Blackwell 在互動性上限約 100-200 tok/s/user，顯著落後 CS-4 晶圓級 SRAM 頻寬帶來的極速推論性能。GPU 在記憶體容量與彈性叢集分配具優勢，但在解碼端面臨高頻寬晶圓級晶片競爭

AI算力 ↑看多中期

晶圓級 SRAM 架構在低算力密度（Low Arithmetic Intensity）解碼階段具備極高頻寬優勢，CS-4 將互動性拉升 20-40 倍。極致互動性解碼層需求將驅動算力晶片走向高頻寬晶圓級與異質解耦分流

—CS-4 機櫃採用前供電、後運算的模組化背包（Backpack）設計，單機櫃容納 3 塊晶圓，功耗升至 125-135kW TDP，並全面配合資料中心水冷架構。
—新一代可現場升級的 FPGA 晶圓 I/O 模組將晶圓間延遲降至 2 微秒，旨在結合 $AMD 與 $AMZN Trainium 等 HBM 系統實現預先填補與解碼解耦（PDD）及注意力解耦（AFD）。

伺服器中期

伺服器機櫃朝高密度與背包模組化發展，單機櫃功耗達 135kW 並仰賴外部水冷循環。模組化背包結構降低組裝與維護複雜度，為高功耗晶圓級運算單元提供可規模化部署的機櫃範本

—由於單塊晶圓僅有 44GB SRAM，無法在單晶圓存放完整前沿模型（如 DeepSeek V4 Pro 1.6T）的權重與 KV Cache，因此必須採用流水線平行（Pipeline Parallelism）策略。
—在 1M 長上下文與高併發需求下，單純依靠 SRAM 的硬體 CapEx 成本將高達數千萬美元，促使客戶將長上下文限制在 256k 或轉向 HBM 異質解耦架構。