KOL Digest
Semianalysis · 2026.05.12 週二 · Substack

The EDA Primer: From RTL to Silicon

看原始內容 4 個主題 · 10 個標的/題材

EDA 產業趨勢與 AI 自動化轉型

  • —隨著晶片複雜度與設計規則呈指數級增長，設計生產力缺口已成為半導體業面臨的結構性瓶頸。
  • —引入 AI 進行設計空間探索（如 DSO.ai），能顯著加速路徑搜尋與規劃決策，減緩全球工程人才短缺的壓力。
  • —產業正從孤島式工具轉向統一流程（如 $SNPS Fusion Compiler），實現「設計左移」以提前解決 Signoff 時序與物理風險。
半導體 ↑看多 長期

晶片設計成本隨節點微縮激增，EDA 軟體作為解決設計生產力缺口唯一途徑，重要性將持續攀升。AI 驅動的設計流程（Agentic Design）是未來十年最強大的產業革命，將打破工程人才短缺對半導體增長的上限。

AI基建 ↑看多 中期

AI 算力需求驅動了晶片設計量的爆發，EDA 軟體作為算力研發的底座，正透過 AI 自動化流程實現超人效能。AI 工具不僅是 EDA 的新功能，更是未來維持摩爾定律步調的結構性支撐，支撐了次世代 AI 加速器的開發周期。

EDA 雙寡頭競爭格局：Synopsys 與 Cadence

  • —EDA 市場具備極高的切換成本與技術門檻，Synopsys 與 Cadence 透過深度綁定代工廠 PDK 建立穩固護城河。
$SNPS ↑看多 長期

邏輯合成與模擬工具（VCS）的市場領導者，其 Fusion Compiler 引領了統一數據模型趨勢，整合設計、時序與佈線以提升 PPA。作為 EDA 龍頭，其完整工具鏈深度綁定台積電與英特爾先進製程，是算力競賽中穩定的受惠者，受惠於全球晶片設計案數量的結構性增長。

$CDNS ↑看多 長期

在實體設計（Innovus）與形式驗證（JasperGold）領域具備極強競爭力，與 $SNPS 形成穩固雙寡頭。其 iSpatial 策略透過將實體優化引擎嵌入合成階段，有效解決先進節點的佈線擁塞挑戰，在 3nm 與 2nm 等尖端設計中具備高黏著度與定價權。

先進製程與封裝設計挑戰：DTCO 與 STCO

  • —隨製程邁入 2nm 以下，DTCO（設計技術共同優化）成為標配，甚至需要與 $TSM 合作自定義元件庫以擠出 PPA。
  • —AMD MI455X 展現了混合鍵合 3D 堆疊、HBM4 與高時脈 SerDes 的設計極限，仰賴精密的 EDA 工具管理數千億電晶體。
  • —隨單晶片面積觸及極限，STCO（系統技術共同優化）與先進封裝（如 先進製程 相關技術）成為延續效能增長的必經之路。
$TSM ↑看多 長期

先進製程如 N3 FinFlex 與 N2 NanoFlex 增加了佈線與元件選用的維度，強化了其作為製程與設計規則定義者的地位。先進封裝技術如 CoWoS 與 EDA 工具的深度整合，是其維持高效能運算領先優勢的關鍵護城河，讓台積電從純代工轉向參與設計規範定義。

$AMD 中期

2026 年底將發布 MI455X，採用 2nm/3nm 混合製程與 3D 堆疊技術，推動設計複雜度至 3200 億電晶體。MI455X 的設計規模測試了公司在自動化工具、設計方法論與人力組織上的極限，是檢驗其高效能運算執行力的關鍵指標。

$INTC 中期

18A 製程逐步完備 PDK 1.0 並獲內部產品採用，其背面供電技術（PowerVia）為 EDA 佈線工具帶來新維度。Sapphire Rapids 的多次 stepping 延誤顯示了設計複雜度 management 之難，轉向 18A 後能否透過 STCO 優化簡化設計流程仍待觀察。

先進製程 ↑看多 長期

隨製程邁入 2nm 以下，設計規則從數百頁暴增至數千頁，DTCO 將設計與製程邊界模糊化，成為維持效能增長的關鍵。先進製程不再只是物理縮小，更是 EDA 工具對極端設計規則的極致自動化處理能力展現，影響了整體晶片良率與量產時程。

驗證瓶頸與設計左移趨勢

  • —隨晶片規模擴大，驗證環節已佔整體設計工程量的 70%，成為專案進度最易失控的斷層位。
  • —業界正透過仿真（Emulation，如 $SNPS ZeBu 與 $CDNS Palladium）實現「設計左移」，讓軟體團隊在矽片產出前數月即可進行開發。
$NVDA 長期

積極投入 AI 代理晶片設計流程，利用自身 AI 算力優勢優化次世代 GPU 設計。透過 AI 加速器來設計更強大的 AI 加速器已成為現實，展現了從硬體製造商向軟體與設計流程定義者延伸的野心。

半導體 中期

驗證工程師短缺與驗證資源分配已成為先進晶片開發的最大變數，這迫使設計廠商必須加大對高效能仿真硬體與自動化驗證工具的投資。驗證不再只是找 bug，而是確保數十億美元研發成本不因單一光罩錯誤而失敗的保險機制。