面板級封裝 (PLP) 的崛起動機：解決大尺寸晶片切割浪費與成本效益
- —AI 運算晶片（如 Blackwell 達 5.5 倍光照尺寸，未來擴大至 14 倍）封裝尺寸大增，在 12 吋圓形晶圓上切割矩形晶片面積利用率僅約 58%，浪費近四成面積。
- —PLP 採用方形載體（如 510x500mm、600x600mm 至 800x800mm），大幅提升面積利用率與一次性封裝量。
- —中低階 PLP 著重成本競爭力，利用舊廠房改裝與大尺寸效益降低成本；高階 PLP 則解決大面積晶片封裝瓶頸。
PLP 技術挑戰與玻璃基板 (Glass Substrate) 的導入價值
- —方形面板封裝最大挑戰為熱脹冷縮造成的翹曲（Warpage）、塗佈與電鍍不均勻（四角電荷集中），以及大尺寸玻璃搬運易破裂與鑽孔難度高。
- —玻璃基板因材料特性極難翹曲且介電損耗低，能顯著降低高頻訊號損耗，成為先進封裝載板與中介層的重要材料升級方向。
- —Intel 在玻璃材料導入相對激進，試圖於先進封裝彎道超車；台積電亦規劃在載板與中介層層級逐步導入。
PLP 供應鏈競爭格局與廠商時程分析
- —封測大廠：力成（6239.TW）最積極布局，具備全面產線與資本支出；日月光投控（3711.TW）啟動 310x310mm 及 600x600mm 產線建置。
- —面板轉型廠：群創（3481.TW）利用舊面板廠改裝切入中低階 PLP（Fan-out PLP），已率先量產出貨，並延伸至玻璃加工領域。
- —晶圓代工：台積電（2330.TW）專注高階高密度 CoPoS 研發，預估 2028 下半年至 2029 年放量貢獻營收。